



Sistemas Digitais Avançados

Prof. Imbiriba

VHDL – MUX – DEMUX COMPONENTE e SINAL

INTRODUÇÃO

LINGUAGEM VHDL:

VHDL é uma linguagem de descrição de hardware usada para descrever o comportamento e estrutura de um sistema digital. A abreviatura **VHDL** significa **VHSIC Hardware Description Language** sendo que **VHSIC** significa **Very High Speed Integrated Circuit**. Ou seja, Linguagem de Descrição de Hardware de Circuitos Integrados com Altíssima Velocidade. Assim, VHDL é uma descritora de hardware de propósito geral sendo possível ser utilizada para descrever e simular operações de uma ampla variedade de sistema digitais variando em complexidade de algumas portas para uma interconexão de muitos circuitos integrado complexos.

Foi originalmente desenvolvida pela força militar americana (Pentágono) para permitir método de uniformidade em sistemas digitais específicos. É padronizada pela IEEE e bastante utilizada industrialmente.

O VHDL pode descrever arquitetura de circuitos digitais com vários níveis de abstração, como por exemplo: pode descrever o circuito do ponto de vista comportamental, a nível de transferência entre registradores (RTL) ou fluxo de dados, ou através de um modelo estrutural.

- A descrição RTL é um modelo de descrição que especifica o funcionamento do circuito digital com base em registradores e lógica combinacional interligada, operando sob controle de clock e/ou sinais de controle;
- A descrição comportamental é uma descrição de nível mais alto onde se define o que o sistema faz, sem necessariamente especificar como ele será implementado em hardware;
- O modelo estrutural em VHDL descreve um sistema digital como a interconexão explícita de componentes menores, como se você estivesse montando um circuito com blocos pré-fabricados (por exemplo, somadores, multiplexadores, registradores, etc). Nesse caso, Você não descreve o comportamento dos blocos internamente, mas apenas como eles se conectam entre si, como em um esquemático lógico.

A linguagem VHDL possui uma metodologia top-down de design no qual os sistemas são especificados e testados em alto nível. Depois que o sistema for depurado, o design dele pode ser gradualmente refinado. Isso leva a uma descrição estrutural muito semelhante com a implementação do hardware real.

CIRCUITO MULTIPLEXADOR:

Um Multiplexador ou MUX é um circuito combinacional dedicado, ou seja, composto de portas lógicas (principalmente portas AND), possuindo duas ou mais entradas e somente uma única saída. Sua finalidade é selecionar uma de suas entradas e conectá-la eletronicamente a sua única



saída. Esta operação é denominada multiplex ou multiplexação, que significa seleção, e tanto as entradas como a saída são denominadas também de canais de entrada e canal de saída. A seleção da entrada que será conectada à saída é feita através de sinais de controle denominados variáveis de seleção, aplicados a entradas de controle do MUX.

CIRCUITO DEMULTIPLEXADOR:

Um Demultiplexador ou DEMUX é um circuito combinacional dedicado possuindo uma entrada e duas ou mais saídas. Sua finalidade é selecionar, através de variáveis de seleção, qual de suas saídas deve receber a informação presente em sua única entrada, executando a operação inversa realizada pelo MUX.

IMPLEMENTAÇÃO PRÁTICA

PARTE 1

1- Digite no quartus II o código da Figura 1. Esse código VHDL implementa um multiplexador de 4 canais.

```
1  entity mux_4_1 is
2  port (in0, in1, in2, in3 : in  bit;
3       s0, s1 : in  bit;
4       y : out bit);
5  end mux_4_1;
6
7  architecture hardware of mux_4_1 is
8  begin
9      y <= (in0 and not s1 and not s0) or
10         (in1 and not s1 and s0) or
11         (in2 and s1 and not s0) or
12         (in3 and s1 and s0);
13  end hardware;
14
```

Figura 1 – Código de um multiplexador 4 para 1 em VHDL

2- Realiza a simulação do circuito e veja as formas de onda de saída na ferramenta University Program VWF.

PARTE 2

1- Digite no quartus II o código da Figura 2. Esse código VHDL implementa um circuito demultiplexador de 4 canais.



```
1  entity demux_1_4 is
2  port (input      : in  bit;
3       s0, s1      : in  bit;
4       y0,y1,y2,y3 : out bit);
5  end demux_1_4;
6
7  architecture rtl of demux_1_4 is
8  begin
9     y0 <= input and not s1 and not s0;
10    y1 <= input and not s1 and s0;
11    y2 <= input and s1 and not s0;
12    y3 <= input and s1 and s0;
13  end rtl;
```

Figura 2 – Código de um demultiplexador 1 para 4 em VHDL

2- Utilize as formas de onda de entrada da Figura 3 para simular o circuito implementado no código VHDL da Figura 2.

PARTE 3

1- Digite no quartus II o código da Figura 4. Esse código VHDL implementa um circuito MUX_DEMUX de 4 canais conforme o diagrama de blocos da Figura 3. Nesse código é introduzido a criação de componentes usando VHDL.




Figura 3 – Diagrama de blocos do circuito mux_demux de 4 canais



```
1  entity mux_demux_4ch is
2  port (in0, in1, in2, in3      : in  bit;
3        s0, s1                : in  bit;
4        out0, out1, out2, out3 : out bit);
5  end mux_demux_4ch;
6
7  architecture hardware of mux_demux_4ch is
8
9  component mux_4_1
10 port (in0, in1, in2, in3 : in  bit;
11       s0, s1            : in  bit;
12       y                 : out bit);
13 end component;
14
15 component demux_1_4
16 port (input      : in  bit;
17       s0, s1     : in  bit;
18       y0, y1, y2, y3 : out bit);
19 end component;
20
21 signal v : bit;
22
23 begin
24 mux: mux_4_1 port map (in0, in1, in2, in3, s0, s1, v);
25 demux: demux_1_4 port map (v, s0, s1, out0, out1, out2, out3);
26
27 end hardware;
```

Criação de componente em VHDL

Definição de um sinal interno à Entidade

Nome ref.

Nome da Entidade

Mapa de ligações – método posicional

Figura 4 – Código VHDL do circuito mux_demux de 4 canais

2- Utilize as formas de onda de entrada da Figura 5 para simular o circuito implementado no código VHDL da Figura 4.




Figura 5 – Formas de onda de entrada para simulação do circuito mux_demux de 4 canais

EXERCÍCIO:

1. Refaça a simulação do circuito considerando agora que cada canal do circuito mux_demux possui 8 bits.